《从零开始走进FPGA世界》中的流水灯程序是不是错了啊？
时间：10-02
整理：3721RD
点击：
首先clk_design.v 模块产生的使能时钟频率不是10Hz，其次led_display.v 模块的递增方式也无法产生流水灯效果啊?
你把代码贴出来才好帮你看
可能是你led_display模块中的数据输出在未初始赋值的情况下默认为0，这样在移位时总为0，led灯就不亮了。
流水灯 相关文章：