基于CPLD的PWM信号发生电路

开学就大三了，老师给我的课程设计题目是-------基于CPLD的PWM信号发生电路【要求按键设置频率（20K~500KHz）及占空比（0.1~0.9）】
拿到手后脑袋空白，一直在玩单片机没玩过FPGA和CPLD，EDA也只是浅显的学了一下，在这里发帖求助，望大侠伸出援手，提供些资料或者思路！  谢谢各位

买四代吧，也不贵的，是啥无所谓程序一样的，就是利用主时钟累加，算一下多少个脉冲是你要的频率就可以了

自顶！d=====(￣▽￣*)b，加油！  边学边问！

这个还是比较容易的，首先了解下软件怎么应用，至于说PWM输出就是对基准时钟的分频，这个基准也是比较高的频率，一般选择50M的晶振

我在知网有看见的思路-----设计一个定时器，然后分频， 这个定时器用cyclone I 好设计吗

你有做过这个课题吗

多么简单的，啥课不课题的，分频就好了，思路都根你说了，几代都无所谓，不影响你的

说的挺好的，学习FPGA就像是学习C语言一样的。

谢谢了哦。