微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA做卷积码的提问

FPGA做卷积码的提问

时间:10-02 整理:3721RD 点击:
请问各位大神,我想问一下用FPGA做卷积码有什么注意的地方?

看你是要平行运算还是进程运算,进程运算的话,你就在MATLAB上编, 编好了翻译成VHDL, 如果是平行运算那就麻烦点,你要读点文献, 找个设计图,然后用VHDL翻译出来. 最简单的方法就是用IP CORE GEN, 自动生成加法器和乘法器, 然后两个vector 相乘, 同时相加. 不过你能长度都不确定, 估计是个菜鸟了, 我也多说无益, 多读点文献吧.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top