微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求大神帮忙写一个此VHDL三角波信号发生器程序的Testbench程序

求大神帮忙写一个此VHDL三角波信号发生器程序的Testbench程序

时间:10-02 整理:3721RD 点击:
求大神帮忙写一个此VHDL三角波信号发生器程序的Testbench程序。万分感谢啊~~
三角波程序:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY delta IS
port(clk,clrn:IN STD_LOGIC;
     q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END delta;
ARCHITECTURE a OF delta IS
BEGIN
PROCESS(clk,clrn)
  VARIABLE tmp:STD_LOGIC_VECTOR(7 DOWNTO 0);
  VARIABLE f:STD_LOGIC;
BEGIN
IF clrn='0' THEN tmp:="00000000";
   ELSIF clk'EVENT AND clk='1' THEN
     IF f='0' THEN
       IF tmp="11111110" THEN tmp:="11111111"; f:='1';
         ELSE   tmp:=tmp+1;
          END IF;
         ELSE
          IF tmp ="00000001" THEN  tmp:="00000000"; f:='0';
            ELSE   tmp:=tmp-1;
          END IF;
       END IF;
  END IF;
   q<=tmp;
END PROCESS;
END a;

求大神帮忙啊~~~~~

很简单的啊  啊啊 啊

aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top