微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > VHDL程序

VHDL程序

时间:10-02 整理:3721RD 点击:
请教以下问题,希望哪位大神可以指导一下:
process中的一个if语句中的赋值是否有先后的顺序,case中的赋值是否有先后顺序?

if语句中是顺序的,而在case语句中是并行处理的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top