微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > fpga+dsp的srio调试

fpga+dsp的srio调试

时间:10-02 整理:3721RD 点击:

fpga为主机向dsp传数,fpga的port initial会高低跳变,导致传输速度很慢(我认为传输速度慢是因为其跳变导致的)
是什么导致的port initial不停跳变?有人遇到过这种情况吗?求教!




Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top