微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus Warning问题(等待解答)

quartus Warning问题(等待解答)

时间:10-02 整理:3721RD 点击:
因为仿真的时候一直找不到这个address,所以找到了这个警告,想问下大神们这是怎么回事?
Warning (10631): VHDL Process Statement warning at dds.vhd(63): inferring latch(es) for signal or variable "address", which holds its previous value in one or more paths through the process

是你有信号在有些条件下没有明确赋值,产生了锁存器

额,我是用if....elsif.....elsifend if,来赋值的,请问这样有问题吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top