为什么FPGA产生高频信号影响电源质量

我用FPGA产生一个2Mhz的方波信号驱动CCD,但当我将信号线与CCD连接后，电源噪声就会变大（有原来80mv变为700mv）,以至于影响了CCD的模拟输出（噪声大），请问这是为什么，该如何有效解决?多谢！

频率越高，开关频率高，引线上的寄生电感会产生顺便电流，打开的时候会影响电源电压，关断的时候会影响地弹噪声。板子画的不好就这样

您好！不只是开关的时候电源噪声会变大，只要用导线接上FPGA高频信号输出引脚就会出现。我该如何解决?多谢

找画板的人吧，估计他连基本的信号完整性都不懂。改板就行