微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 串口收发数据不一致

串口收发数据不一致

时间:10-02 整理:3721RD 点击:
我用串口接收模块,同步FIFO模块,串口发送模块连接起来想和PC完成简单通信,实现一连串字符的收发,但是我用串口调试助手实验的时候,发现字符串很长的时候只有前面一部分是对的,后面就有错误或者乱码,同步FIFO的深度是足够的,有大神帮忙答疑解惑么?

收发数据不一致


问题是稳定出现吗?出现的有没有规律?串口写下去,存储到FIFO,然后才会读回数据,还是写下去和读回来是同时进行的?

先写完再读,和同时读写都是这样的情况,大概到第五十一个字符后就会出现错误,波特率不一样,出现的位置也不同。

好东西学习了很给力

下一个串口捕捉软件ComCapture,可以很好的监控你实际发出去的是啥,对方反馈给你的是啥,然后根据捕捉到的信息,相应的对你的程序设置等作出整改。

找到原因了吗?

?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top