Virtex7 的IO电平问题请教

正在使用一款V7  690T的FPGA，IO口是HP的，不支持2.5V和3.3V，那我如果要想连LVTTL电平该怎么办呢?还有想问百兆网用的那两对数据收发变压之前是哪种电平，FPGA直接按网络格式输出可行吗，看别人的设计通常都是中间加了个PHY（88E1111），但这样做的话就需要很多个PHY，而且需要很多线，所以想问下FPGA直连交换芯片行不行的通，要是可以的话好不好实现，求指点啊！

纯小白，PHY都是第一次听说，都是临时边看边抄边问的，求大神拯救！

奖励1积分