微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:用fifo ip核作延时输出数据

求助:用fifo ip核作延时输出数据

时间:10-02 整理:3721RD 点击:
同上,如何用fifo ip核作延时输出数据,想输入一组数据,大概300个,clk上升沿输出一个,想延迟128个数据输出的时间后,将这一组数据通过fifo输出,求大神指点代码该怎么写,大概知道例化是这个样子,但是不知道怎么控制这些量。急求。
FIFO U1(
.dataa(count),
.clock(clk),        
.wrreq(wrreq),
.rdreq(rdreq),     
.full(full),
.empty(empty),
.usedw(usedw),
.q(count_D)  
);   

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top