微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > testbench 的问题

testbench 的问题

时间:10-02 整理:3721RD 点击:
给位大神,想问一下testbench中是否只是写clk,reset等的变化?不是的话,里面究竟怎么写才能等到自己的仿真?能否附一例子讲解?谢谢

主要是给电路一个激励  观察电路的输出是否达到你所期望的效果   个人理解  

testbench测试模块主要包含三个部分,产生激励(也就是小编说的clk和reset的变化),将输入激励加到测试模块并收集其输出响应,将响应输出与期望值比较;当然,第三部分没有也可以完成仿真的.

必须有输入信号的 没有输入信号怎么仿真

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top