DM9000A中iosc_50引脚问题

各位路过的大侠们，如果知道DM9000A中iosc_50引脚的signal Type该设置为什么，请指导一下！最近在做设计（急）！遇到问题了，不懂！谢了！

附程序：
  module DM9000A(//HOST Side: Avalon slave signals
                iDATA,
                oDATA,
                iCMD,
                iRD_N,
                iWR_N,         
                iCS_N,
                iRST_N,
                iCLK,
                iOSC_50,
                oINT,
                //DM9000A Side: export signals
                ENET_DATA,
                ENET_CMD,
                ENET_RD_N,
                ENET_WR_N,
                ENET_CS_N,
                ENET_RST_N,
                ENET_INT,
                ENET_CLK );
        //HOST Side
        input[15:0]                iDATA ;
        input                        iCMD ;
        input                        iRD_N ;
        input                        iWR_N ;
        input                        iCS_N ;
        input                        iRST_N ;
        input                     iCLK ;
        input                        iOSC_50 ;
        output [15:0]        oDATA ;
        output                        oINT ;
          //DM9000A Side
          output [15:0]        ENET_DATA ;
           output                        ENET_CMD ;
           output                        ENET_RD_N ;
           output                        ENET_WR_N ;
           output                        ENET_CS_N ;
           output                        ENET_RST_N ;
        output                        ENET_CLK ;
           input                        ENET_INT ;
        reg [15:0]                TMP_DATA ;
        reg                                ENET_CMD ;
        reg                                ENET_RD_N ;
        reg                                ENET_WR_N ;
        reg                                ENET_CS_N ;
        reg                                ENET_CLK ;
        reg [15:0]                oDATA ;
        reg                                oINT ;
        //写使能状态下将ENET_DATA位置高阻状态                               
        assign                ENET_DATA=ENET_WR_N?16'hzzzz:TMP_DATA ;
       
        always@(posedge iCLK or negedge iRST_N)
        begin
                 if(！iRST_N)
                begin
                        TMP_DATA        <=0 ;
                        ENET_CMD        <=0 ;
                          ENET_RD_N        <=1 ;
                        ENET_WR_N        <=1 ;
                        ENET_CS_N        <=1 ;
                        oDATA                 <=0 ;
                        oINT                <=0 ;
                end
                else
                begin
                        oDATA                  <=ENET_DATA ;
                        oINT                <=ENET_INT ;       
                        TMP_DATA        <=iDATA ;
                        ENET_CMD        <=iCMD ;
                        ENET_CS_N        <=iCS_N  ;
                          ENET_RD_N        <=iRD_N  ;
                        ENET_WR_N        <=iWR_N  ;
                end
        end
        always@(posedge iOSC_50)       
        ENET_CLK <=  ~ENET_CLK ;
          assign        ENET_RST_N = iRST_N ;
   endmodule

DM9000A

先看看，再学习，最后弄明白啊！

关键现在没时间啊！

我公司是DAVICOM正规代理商，有原厂技术支持，关于DM9000和DM9161技术方面的问题可以来信来电我们将详细为您解答
联络方式：mike.lee@qftek.com.cn 电话:18929384326   李生

可以不需要IOS_50,这个得看具体硬件电路

答案：export  
可以不需要这个，以下这段去掉  
    always@(posedge iOSC_50)  ENET_CLK <=  ~ENET_CLK ;
ENET_CLK直接在顶层原理图文件中接到PLL产生的25MHZ时钟上。