微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教一个ISE软件乘法器IP核的问题

求教一个ISE软件乘法器IP核的问题

时间:10-02 整理:3721RD 点击:
ISE中自带的乘法器IP核如何设置延时2个时钟周期?为什么我生成的时候没有latency这个选项,生成后的xco文件中貌似也没有延时,但是生成的vhd文件中却有这么一句  “c_latency => 2”。请教高手,这怎么理解?是乘法器IP核每运算一次本身需要时延2个时钟周期,还是通过参数控制的?小弟新手,不太明白阿,希望高手帮帮忙,万分感激!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top