微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 1to8串并转换

1to8串并转换

时间:10-02 整理:3721RD 点击:
设计要求: (内部提供50M时钟)
1.依据需求分析给出的要求,设计完成串口端(SCLK、DIO、CS)数据串并转换,并依据接收到的数据切换DIO信方向号。(当DIO接收到读指令时,DIO为输出,其余情形,为输入)
2.搭建验证平台,完成1to8串并转换器的仿真验证
          请问DIO是几条啊?如果是一条怎么并行输出呀?这到底是什么意思?还请大神指点!

表示没看懂

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top