Verilog综合遇到的这样的警告如何处理
时间：10-02
整理：3721RD
点击：
大家好：请教个问题 我是个初学者 对Verilog运用不是很熟悉。我定义了一个输出寄存器
output reg[15:0] INT_PWM_BLOCK,当条件满足，把这个寄存器的第0位置0，否则为1，,我想知道其余位没有用到需要处理吗?如果不作处理，综合时从第一位到第十五位会报这样的警告：Xst:1710 - FF/Latch (without init value) has a constant value of 0 in block . This FF/Latch will be trimmed during the optimization process.
output reg[15:0] INT_PWM_BLOCK,当条件满足，把这个寄存器的第0位置0，否则为1，,我想知道其余位没有用到需要处理吗?如果不作处理，综合时从第一位到第十五位会报这样的警告：Xst:1710 - FF/Latch (without init value) has a constant value of 0 in block . This FF/Latch will be trimmed during the optimization process.
要不你先给赋个初值试试
如果你不用的话，1~15位的寄存器会被优化掉，不影响你既有的逻辑，但是这是一种不好的coding style