xilinx源同步输出如何设置数据时钟关系？
时间：10-02
整理：3721RD
点击：
源同步输入的1080P视频信号，148.5M时钟，从fifo写入端输入。读出端时钟采用50M主时钟经2级DCM产生148.5M的时钟clkfx。然后输出到pad给下级器件。请问此方案是否合理?疑问是输出时序如何确定?调整?器件选用spartan3 1400a。希望高手解答下