仿真之后显示no data ！ 大神，救我！

上图   

测试文件 `timescale 1 us/ 1 ns
module ping_pang_vlg_tst();
reg af;
reg aj;
reg bf;
reg bj;
reg clk;
reg rst;
// wires                                               
wire [3:0]  scan;
wire [6:0]  seg7;
wire [15:0]  shift;
ping_pang i1 (   
        .af(af),
        .aj(aj),
        .bf(bf),
        .bj(bj),
        .clk(clk),
        .rst(rst),
        .scan(scan),
        .seg7(seg7),
        .shift(shift)
);
always #1000 clk = ~clk;
initial                                                
begin                                                  
         clk=0;
         rst=1;
    #10 rst=0;         
#1000000 $stop;  
end
initial
begin
aj=0;bj=0;af=0;bf=0;
end
initial
begin
#100 af=1;
#1000 bj=1;
end
endmodule
如果都没问题，我上v文件，大家看看。谢了

看起来好像还没run吧

已经run了，。

没例化吧? ?   

把clk放进来一起run一下44看，时钟不会没输出吧

把clk放进来试试看