微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > VHDL异或运算

VHDL异或运算

时间：10-02 整理：3721RD 点击：

请问各位，在异或运算时，如果两个输入端，一个有信号，一个没有信号，是不是就无法进行异或运算了?

上一篇：请问下，DDS芯片内部寄存器是不是只需要配置一次就可以？
下一篇：FPGA 前景如何？怎么学？

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top