微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > VHDL 闹钟系统设计

VHDL 闹钟系统设计

时间:10-02 整理:3721RD 点击:

  1. LIBRARY IEEE;
  2. USE IEEE.STD_LOGIC_1164.ALL;
  3. PACKAGE P_ALARM IS
  4.   SUBTYPE T_DIGITAL IS INTEGER RANGE 0 TO 9;
  5.   SUBTYPE T_SHORT   IS INTEGER RANGE 0 TO 65535;
  6.   TYPE T_CLOCK_TIME IS ARRAY (3 DOWNTO 0) OF T_DIGITAL;
  7.   TYPE T_DISPLAY IS ARRAY (3 DOWNTO 0) OF STD_LOGIC_VECTOR(6 DOWNTO 0);
  8.   TYPE SEG7 IS ARRAY (0 TO 9) OF STD_LOGIC_VECTOR(6 DOWNTO 0);
  9.   CONSTANT SEVEN_SEG: SEG7 :=("0111111",
  10.                                  "0000110",
  11.                                  "1011011",
  12.                                  "1001111",
  13.                                  "1100110",
  14.                                  "1101101",
  15.                                  "1111101",
  16.                                  "0000111",
  17.                                  "1111111",
  18.                                  "1110011"
  19. );

复制代码


黑体行的数据类型声明有问题吗,创建元件符号或者例化语句时会出错。网上几乎所有VHDL写的闹钟系统都是这样的,有人用quartus Ⅱ仿真成功的吗?

太假了吧
这要能对,母猪上树

http://pan.baidu.com/s/1eQGOiky
我自己写的多功能闹钟 你看看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top