微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 元件例化编译不过

元件例化编译不过

时间:10-02 整理:3721RD 点击:
ERROR:HDLCompiler:806 - "F:\work\PROJECT\hdlc_wtb\bridge\bridge.vhd" Line 86: Syntax error near ";".
ERROR:HDLCompiler:432 - "F:\work\PROJECT\hdlc_wtb\bridge\bridge.vhd" Line 84: Formal has no actual or default value.
我引入一个元件以后,就是编译不 过,大家谁有时间帮我看看程序吧
我的QQ723557361

晒一下代码呀?

解决了解决了,小问题,不过还是谢谢您,大家有问题一起讨论啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top