有关fpga中的锁相环

学习学习啊啊 啊啊

琐相环除了分频这个功能以外，还可以倍频的。所以说锁相环跟分频器是两种东西。
而且锁相环由PD，VCO，LP，等模块组成，是闭环控制系统，精度和稳定性都不是分频器这种开环系统可以媲美的。

FPGA的所有组合逻辑，都是用LUT模拟的，说的更裸露点，就是用RAM模拟的，根本不是真正的、你自己设计的门电路，所以用FPGA来做计数器分频，其性能根本无法和真正的分频电路比。
比如你用1块SRAM，0x00地址存入1，0x01地址存入0，你用一个clk去控制某个地址产生电路不停切换SRAM的地址，就在0x00和0x01之间切换，那么SRAM的读数据口就会不断出现0、1、0、1、0、1，其实SRAM的输出就是clk的2分频，但是你觉得这种从SRAM输出的“2分频时钟”能和PLL输出的时钟相比吗?