Verilog用什么软件画程序流程图？

想用Viso画Verilog流程图，但是画了一点就觉得画不下去。之前用UML画，由于基本不太会，所以放弃。请问大家，Verilog流程图用什么画好呢?谢谢！  

都是大牛啊。没人理这只菜鸟啊。

我想理你，但是我也不懂

用Visio也可以啊，你画流程图适合自己的最好啊
用word或者PPT都可以啊

感觉Verilog的代码无法用Viso表示呢，都是并行触发的，许多模块互相调用，不好表示啊。请问您有用Viso画的Verilog流程图吗?可以把一个不算机密的让我借鉴一下吗?谢谢

流程图viso完全可以画，你是不太熟悉吧！

TimeGen ， TimingDesigner