Stratix V GX FPGA开发套件，配置问题求助

最近弄了个Stratix V GX FPGA开发套件，然后我看那个说明书，发现这个器件好像没有配置芯片。
配置模式只有jtag，和fpp。
然后以前自己的板子都是有jic文件下载到配置芯片里，这次要用cpld来配置fpga真的不会啊。
求助各位前辈quartus是如何操作的。
现在有个猜测就是要用ip来把cpld的配置fpga的方法弄出来，然后再和fpga的设计文件一起用jtag写进去，是这样?求帮助

因为Stratix V器件规模比较大,所以常用CPLD配置

这种配置方式就FPP模式，你提到的JIC文件是AS配置模式，属于两种不同的模式。所谓AS就是主动串行；FPP是快速被动并行模式。
所谓主动就是FPGA在配置的时候本身处于主动地位，fpga会自己从配置芯片（即EPCS器件）读取配置文件完成自己的配置；所谓被动，就是FPGA处于被动地位，需要外部主机（如mcu或pld）帮助完成配置，即外部主机读取存储器中的配置信息然后写入FPGA内部。
现在FPP模式altera多使用MAX II或者MAX V作为外部主机，加上一片flash完成fpga的配置；所以需要客户自己编写cpld的程序，其实altera都有参考设计或者文档，相信你的开发板用户手册对于配置有详细的说明，看看就知道什么回事了。需要注意的是cpld的程序里主要就是调用一个叫PFL的IP。