微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助FPGA高速串行收发器,输出12.5Gbps的信号要用什么电平 ...

求助FPGA高速串行收发器,输出12.5Gbps的信号要用什么电平 ...

时间:10-02 整理:3721RD 点击:
求助FPGA高速串行收发器,输出12.5Gbps的信号要用什么电平
输出28.5Gbps的信号要用什么电平?

建议TTL电平

12.5Gps已经属于甚高频的频段了,正是因为这一个频段的信号转换速度特别快,所以采用超低电压的电平逻辑比较合适(高电平+1.8V,低电平0)(我们知道,FPGA本质上也是由模拟电路构建而成,电平拉高拉低就是一个开关管的导通和截止,具体的可以参照FPGA具体型号手册,若采用其他逻辑电平+3.3,+5,+12,+-12,理论上是可以的,但是器件的发热量会很大,高速信号下得考虑器件耐温和速度转换问题)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top