微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 一个技术问题,本人菜鸟,希望大神们解答下,谢谢~

一个技术问题,本人菜鸟,希望大神们解答下,谢谢~

时间:10-02 整理:3721RD 点击:
reg [15:0]Count1;
         
         always @ ( posedge CLK  or negedge RSTn )//1m
             if( !RSTn )
                      Count1 <= 16'd0;
                  else if( Count1 == T1MS )
                      Count1 <= 16'd0;
                  else
                      Count1 <= Count1 + 1'b1;

        /*****************************************/
                                
         reg [9:0]Count_MS;                        
                                
         always @ ( posedge CLK or negedge RSTn )//100m
             if( !RSTn )
                      Count_MS <= 10'd0;
                  else if( Count_MS == 10'd100 )
                      Count_MS <= 10'd0;
                  else if( Count1 == T1MS )
                      Count_MS <= Count_MS + 1'b1;
这两个计数是用同一个时钟,难道不是在同一时钟上升沿同时在计数吗,可按仿真结果Count1计数1MS(50000次),Count_MS才计数1次,难道时钟经过了50000上升沿时Count_MS才计数1次?求大神指点~

第二个always块里面,不本来就是Count1计数到T1MS,Count_MS才加一么

谢谢~自己迷糊了,已看懂~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top