关于FPGA读写SDRAM问题？

我的设计中，ADC采集的数据（adc采集的速率20M）经过fpga内部构建的ADCFIFO，SDRAM读ADCFIFO的数据写进SDRAM中，数据再由SDRAM读出送给FPGA内部构建的mcuFIFO中，（sdram读写频率为90MHZ）,数据经过MCUfifo后输出DATAOUT(8位数据)，得到的数据存在以下问题：

图片粘贴不上去，数据用SIGNAL TAP II 看得出，数据输入端我用计数器产生00-ff的数据，但是DATAOUT出现的数据是00 00 01 02 03 03 04 05 06 06 07 08 09 09.....

     静候 回复  

坐下来慢慢看看

你也遇到同样的问题吗?

gsagffdgdghdfgdddddddddddfgfg

fifo输出正确吗?

是不是读写状态控制的问题?你的输出数据有重复，是这个问题吗

恩 是的 就是这个问题 问题出现在哪块啊

这种问题我一般是在测试的时候把所有的控制信号，状态信号都引出来进行观察，分析仿真结果，找到具体的出错点，慢慢改慢慢调试。

你先看看读取地址是不是重复