微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
嵌入式设计讨论
>
FPGA,CPLD和ASIC
> sdram调试相关
sdram调试相关
时间:10-02
整理:3721RD
点击:
各位大侠,请教下,开发板有两个可用时钟,40m,50m,那sdram读写程序中,主控时钟,仅将40m取反可以么?是否会使读写出错?还是要倍频到100m?chipscope采样时钟怎么取?多谢!
上一篇:
VERILOG关于三态门
下一篇:
新手求推荐一款实用的FPGA开发板
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
求助vcs仿真xilinx的库的问题
新版破解器 Quartus II 13
Vivado中做MicroBlaze实验 S
“ Could not start or
modelsim仿真
VCS2016 求助
求助! modelsim显示 :
用Verilog语言编写SJA1000 C
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top