微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > testbench中的差分时钟

testbench中的差分时钟

时间:10-02 整理:3721RD 点击:
如果输入时钟时差分时钟信号,如何编写testbench?

差分时钟在应用的时候不是一般也都用DCM或IBUFGDS产生系统时钟吗?个人认为可以直接用非差分时钟进行testbench的编写

谢谢,已搞定了。只是当时脑袋闷了,一下子没反应过来。差分时钟就是相位相反的两个时钟。只要在testbench初始化两个时钟,周期一样,初始值不一样就可以了

是哈。想看一下您testbench中关于差分时钟部分的代码,不知道方便吗?谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top