微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vhdl编程注意事项:

vhdl编程注意事项:

时间:10-02 整理:3721RD 点击:

1、尽量不要再定义信号时初始化;
2、定义的信号必须进行初始化;
3、时序约束也是必须的;
4、一个信号只能在一个进程中进行赋值;
5、不要边赋值边读取;

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top