微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时序仿真中怎么查看内部信号的变化

时序仿真中怎么查看内部信号的变化

时间:10-02 整理:3721RD 点击:
quartus中调用modelsim进行gate level仿真,但是在sim窗口中的信号变得很怪,不能像rtl仿真中一样往wave窗口中加信号

求大神指点!           

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top