微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 流水灯代码问题

流水灯代码问题

时间:10-02 整理:3721RD 点击:
module LED(clk,reset_n,led);
input clk;
input reset_n;
output[3:0] led;
reg[23:0] cnt;
always @(posedge clk or negedge reset_n)
begin
if(!reset_n)
cnt <= 24'b0;
else
cnt <= cnt + 1'b1;
end
reg enable_r;
always @(posedge clk or negedge reset_n)
begin
if(!reset_n)
enable_r <= 1'b0;
else if (cnt == 24'hffffff)
enable_r <= 1'b1;
else
enable_r <= 1'b0;
end
wire enable;
assign enable = enable_r;
reg[3:0] led_r;
always @(posedge clk or negedge reset_n)
begin
if(!reset_n)
led_r <= 4'b0000;
else
begin
led_r <= 4'b0001;
if(enable)         
led_r <= {led_r[0],led_r[3:1]};
end
end
wire[3:0] led;
assign led = led_r;
endmodule
想实现复位时全灭,不复位时流水灯为什么最后
always @(posedge clk or negedge reset_n)
begin
if(!reset_n)
led_r <= 4'b0000;
else
begin
led_r <= 4'b0001;
if(enable)         
led_r <= {led_r[0],led_r[3:1]};
end
end

这么写实现复位,但是不复位时只有led_r[0]亮?应该怎么实现

不妨试试这个代码,不过流水灯跳转时间变为两倍了,自己可以改下
module LED(clk,reset_n,led);
input clk;
input reset_n;
output[3:0] led;
reg[23:0] cnt;
wire enable;
reg[3:0] led_r;
wire[3:0] led;
always @(posedge clk or negedge reset_n)
begin
if(!reset_n)  cnt <= 24'b0;
else if(cnt==24'hffffff) cnt <= 24'b0;
else  cnt <= cnt + 1'b1;
end
reg enable_r;
always @(posedge clk or negedge reset_n)
begin
if(!reset_n)  enable_r <= 1'b0;
else if (cnt == 24'hffffff)  enable_r <= ~enable_r;
else enable_r <= enable_r;
end
assign enable = enable_r;
always @(posedge enable or negedge reset_n)
begin
if(!reset_n)  led_r <= 4'b0000;
else led_r <= {led_r[2:0],led_r[3]};
end
assign led = led_r;
endmodule

我看看,。if(!reset_n)
cnt <= 24'b0;
else
cnt <= cnt + 1'b1;
end
reg enable_r;
always @(posedge clk or negedge reset_n)
begin
if(!reset_n)
enable_r <= 1'b0;
else if (cnt == 24'hffffff)
enable_r <= 1'b1;
else
enable_r <= 1'b0;

其实程序不需要这么复杂的。流水灯C语言程序

你可以上百度文库,随便找一个,可以找一个左移函数,就可以了

或者可以《《这个也是可以的,看看别人的代码

FPGA是硬件设计 你用c语言开发?

这应该没错,是后边,应该是这么写吧always @(posedge clk or negedge reset_n)begin
if(!reset_n)
begin
led_r <= 4'b0000;
first<=1'b1;
end
else if(enable)
begin
if(first)
begin
led_r <= 4'b0001;
first<=0;
end
else
led_r <= {led_r[0],led_r[3:1]};
end
end
wire[3:0] led;
assign led = led_r;
endmodule

恩,好啦,谢啦

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top