微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA对外部电平采样问题

FPGA对外部电平采样问题

时间:10-02 整理:3721RD 点击:
大神们,小弟请教一下:一个2M晶振的FPGA对一个延时1ms的信号是否可以扑捉到?听说有什么采样定理可以定量计算,怎么算啊,公式是什么?求指点

这要看“一个延时1ms的信号”这个信号是什么信号,周期是否比2M时钟的小,如果小,那一般都能捕捉到,如果这个信号的脉冲宽度比2M时钟小,那可能就捕捉不到,如果这样,可以在fpga中将2M时钟倍频成一个比要捕捉的信号的频率大的时钟(如3、5倍),这样就可以捕捉到了!

是电平信号,就这个问题来看,那就是可以扑捉到呗?

奈奎斯特, 采样必须大于2倍
在FPGA设计中,完全被采样,需要有这么一个要求:被采样的有效其有效时间必须大于等于一个采样始终周期(所以被采样信号的频率必须小于采样始终1倍)
(以上是安全采样情况)
原理:采样都在时钟边缘,如果采样信号在一个采样周期内跳变,有可能不可以正确采样。这也跟触发器特性等有关.

sssssssssssssssssssssssssssssssssssssssssssssssss

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top