微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vhdl 的 for循环问题

vhdl 的 for循环问题

时间:10-02 整理:3721RD 点击:
刚用vhdl没多久!要实现一个数据解析功能,把串口收到的一组数据解析成十个数组再发出去。
解析的时候用到了for循环,综合后资源利用率特别高,达到了169%,都没法下载。后来想想,应该是for循环的问题。
请问,可以用什么来替代for循环功能,而不会占用那么多资源呀?

169%能编译通过吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top