微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于QUARTUS 时序警告以及Fmax的一些问题

关于QUARTUS 时序警告以及Fmax的一些问题

时间:10-02 整理:3721RD 点击:
最近用EPM1270T144C5N 做了一个可编程的延迟脉冲发生器,设计频率100M,在QUARTUS里编译完了之后软件给出时序警告,有些路径setup裕量不足,给出的Fmax仅为84.41M,但是烧到板子里用100M晶振还是可以正常工作,是不是timequest analyzer不靠谱啊。

没人遇到这种情况

不是的,因为time quest对setuptime的约束一般以slow corner为前提,就是器件工作在最慢的情况下,比如温度达到85摄氏度。在这么恶劣的环境下检验时序稳定性,结果不合格的话,说明系统在某些情况下可能会发生时序违规,并不是说每次运行都会出错,有时MTF可以是很长时间。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top