微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > task问题

task问题

时间:10-02 整理:3721RD 点击:
背景如下:小弟想用一个task实现16个时钟周期的延迟,然后产生一标志位cnt_key用作后面语句的激励,但用modlesim仿真的时候cnt_key没有起到激励作用,程序如下,请各路大神帮忙指点下。不胜感激!

task cnt1;
   input clk;
   output cnt_key;
   reg [3:0] cnt_key;
    begin
            cnt_key<=0;
            repeat(16) @(posedge clk);
           cnt_key<=1;
   end
endtask

检查一下  设置 是不是有问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top