modelsim仿真结果不符合逻辑

modelsim仿真verilog代码 发现结果不符合逻辑
代码里面两个信号相与   结果出来的信号竟然是不定态  这是什么原因?试了好几次都没找到原因
代码和仿真结果如下：