一个verilog语法问题

     sda_i <= address_byte[num[2:0]];    这句代码是错的，但我想实现如代码中所示的功能，即address_byte的位宽选择是个变量num[2:0]，怎么实现呢?

对不住各位，这个语法是正确的，是我定义 address_byte位宽没有做对！

。

good。。