微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 讨论下RTL8201BL的Verilog实现

讨论下RTL8201BL的Verilog实现

时间:10-02 整理:3721RD 点击:
不添加IP核实现的百兆网络通信模块,有没有做过类似的,能指教一下么

这个还算比较简单的,可以注意一下链路层的内容即可,第三层自己的协议。

我自己通过MII实现数据传输,可是数据一直发送不出来,估摸着CRC32计算结果不对的原因,请问能加下好友么

现在CRC计算结果也对了,做的时序仿真也没问题,数据还是发不出来,前导码什么的也都做了,刚用示波器量了一下,感觉好像是25M时钟下降沿给txd和en赋值,有延迟,波形中看好像延迟10ns以上了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top