问个VHDL中的一个问题
时间：10-02
整理：3721RD
点击：
architecture Behavioral of cpt_asy is
signal digit : integer range 0 to 15 ;
begin
s_4bit <= std_logic_vector (to_unsigned (digit,4));
想知道to_unsigned (digit,4) 的具体解释。我知道to_unsigned是强制类型转换，但是转换完之后红字部分整体变成了什么，我还是不清楚。为什么写成（digit,4）这个4是哪儿来的?
signal digit : integer range 0 to 15 ;
begin
s_4bit <= std_logic_vector (to_unsigned (digit,4));
想知道to_unsigned (digit,4) 的具体解释。我知道to_unsigned是强制类型转换，但是转换完之后红字部分整体变成了什么，我还是不清楚。为什么写成（digit,4）这个4是哪儿来的?
应该是一个字节变成了32位的长整形
你定义的digit为0到15值的整形数据。而现在你要转换为std_logic_vector数据类型，0到15的数据用4为表示就够啦。