微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助 双工 并串转换的板子的通信问题

求助 双工 并串转换的板子的通信问题

时间:10-02 整理:3721RD 点击:
每块板子都可以进行并串和串并的转换,但是在串并转换时候,2块板子的时钟相位不同步,怎么解决?

要看你的频率多高,其中1块板子的处理时钟是用另一块给定的,输入后经过pll进行相位补偿,补偿的相位要实际用示波器测一下,或者两块板子都用外部时钟,外部时钟用时钟驱动芯片的第三块板子.其它好像真没什么好方法.

有qq么?我想详细请教下 ~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top