FPGA如何实现倍频

可现在遇到一个问题，系统的晶振是40M，可我需要一个160M的输出信号，
怎么才能在FPGA内部实现倍频呢?
我看了它的说明书，上面说可以实现倍频，有PLL功能
可是却没有具体的说明怎么实现倍频，用什么方法实现，能实现多少倍频?
用软件实现，还是硬件实现?
不知道大侠们是怎么实现倍频的，能否告知一二?

fpga的内部带PLL
查一下你使用的fpga的文档。
如果fpga带有pll，文档中一定有使用方法。
如果fpga不带pll（好像不带的很少），那就用板级方案，板上使用pll芯片，然后在fpga内部做一个逻辑，引pin出来控制pll系数。

                                                      

好好看一下PLL的设计吧，用它完全能够实现该功能。

DCM模块可以很轻易的实现倍频，调用IP核或则是原语都可以实现

当然是PLL了。

听说可以实现倍频，但是还没有学到，看看各位层主的回复，学习学习

CD4046加计数器可以实现的。我现在也在做十倍频。