微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 麻烦大家帮我看一下我的延时程序那里有问题 !

麻烦大家帮我看一下我的延时程序那里有问题 !

时间:10-02 整理:3721RD 点击:
·timescale 1ns/1ns
module  (flag);
output flag;
reg flag;
always
    begin
          #10 flag=0;
          #10 flag=1;
    end
endmodule
简单的想用延时来产生波形的,但好像发现延时在quaartus仿真中没有什么作用,是我那里写错了还是软件那里需要设置呢?
在线等 !谢谢大神了


always
     begin
           #10 flag=0;
           #10 flag=1;
     end
改为以下
initial
begin
flag = 1'b0;
end
always #10 flag = ~flag;

你搞明白《=与=的区别,always块内是怎么执行的就能搞明白是什么问题了。

上一篇:求高手组团队
下一篇:VGA时序求助大神

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top