基于FPGA的毕业设计

要设计一个将多路信号和为一路的合路器，和一个将一路信号分为多路的分路器，老师让用FPGA实现，可是这方面完全是小白信号频率分别为100M、400M左右，有人做过吗，或者懂得该怎么做的，必有重谢，求指导！