求CycloneIV内置PLL和Spartan 6内置DCM的jitter值.

求CycloneIV内置PLL和Spartan 6内置DCM的jitter值.
OSC 50MHZ普通有源晶振输入.
求个大概值。是1ps、10ps还是100ps级的?
驱动两片250MHZ的8位ADC做时间交替采样，拼合成500MHZ，用FPGA内部的PLL或者DCM够了吗?
如果不行，外置AD9516，效果会好多少?

请参考对于器件的datasheet部分的PLL SPEC。