微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 基于VHDL的简易CPU设计

基于VHDL的简易CPU设计

时间:10-02 整理:3721RD 点击:
它包含了若干个16位寄存器,多路复用器,一加法器/减法器单元,一个计数器和一个控制单元。求大神看看,怎么写代码?(刚学不久,就要考试了,不甚懂,求助)

小编找到方法了没呀,我们也要靠这个

偶是真的不会啊,坑爹啊,已挂

来看看,分享下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top