微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > XHDL 4.2.1 转换出来的Verilog文件貌似没有换行啊,很乱!

XHDL 4.2.1 转换出来的Verilog文件貌似没有换行啊,很乱!

时间:10-02 整理:3721RD 点击:

XHDL 4.2.1 转换出来的Verilog文件貌似没有换行啊,很乱!


请问用过这个软件的前辈,这是为什么呢?
软件界面如下:破解过


已解决:
原来转换好的文件在quartus II里面可以正常打开和显示,在NotePad++里面也可以正常显示,只是在Win自带的记事本里面打开就是没有换行的一堆代码!
所以这个问题解决了,希望有同样问题的朋友看到这里的解释。

我刚才发现,原来转换好的文件在quartus II里面可以正常打开和显示,在NotePad++里面也可以正常显示,但是在Win自带的记事本里面打开就是没有换行的一堆代码!
所以这个问题解决了,希望有同样问题的朋友看到这里的解释。

我刚才发现,原来转换好的文件在quartus II里面可以正常打开和显示,在NotePad++里面也可以正常显示,但是在Win自带的记事本里面打开就是没有换行的一堆代码!
所以这个问题解决了,希望有同样问题的朋友看到这里的解释。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top