微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于quartus里面的buffer问题

关于quartus里面的buffer问题

时间:10-02 整理:3721RD 点击:
做一个全加器,但是要把输出进位反馈到输入进位端,想用buffer连电路,不知道怎么办?用的cyclone芯片。

研究研究

不是吧……大神求助啊!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top