ddr． 布线要求

ddr． 布线要求
DDR 时钟: 线宽10mil，内部间距5mil，外部间距30mil，要求差分布线，必需精确匹
配差分对走线误差，允许在＋20mil 以内
DDR 地址、片选及其他控制线：线宽5mil，内部间距15mil，外部间距20mil，应走成
菊花链状拓扑，可比ddrclk 线长1000－2500mil，绝对不能短
DDR 数据线，ddrdqs，ddrdm 线：线宽5mil，内部间距15mil，外部间距20mil，最好在
同一层布线。数据线与时钟线的线长差控制在50mil 内。
在网上看的不知道对不对请高人指导.谢谢！

好像比较困难啊，实现起来

我感觉也是很困难,没LAYOUT过DDR 心里没有底啊.哪个高人用过学习一下,QQ386285383
谢谢

"最好在同一层布线“
对于多层板， 相邻的地址数据线在不同层上布线，以保证信号线高频阻抗，减少耦合。

地址线一层
数据线一层
也可以的
关键是等长处理

理论上这样而已，实际上layout会有各种限制，不可能全部做到如此