怎么用alium designer的原理图生成fpga的约束条件

fpga的约束条件是不是可以是一个文件，altium designer 和cadence原理图是不是可以直接生成一个fpga的约束条件文件，可以直接导入fpga编程软件中去。

学习啦，谢谢解答